PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-319908

(43)Date of publication of application: 04.12.1998

(51)Int.Cl.

G09G 3/30 G09G 3/20 G09G 3/20 H01L 33/00

HO5B 33/00

(21)Application number: 10-102736

(71)Applicant: SARNOFF CORP

(22)Date of filing:

14.04.1998

(72)Inventor: ROGER GREEN STEWART

ALFRED CHARLES IPURI

(30)Priority

Priority number: 97 834067


Priority date: 14.04.1997

Priority country: US

(54) DISPLAY PIXEL STRUCTURE FOR ACTIVE MATRIX ORGANIC LIGHT EMITTING DIODE (AMOLED), AND DATA LOAD/LIGHT EMITTING CIRCUIT THEREFOR

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a display unit capable of being efficiently displayed at lower voltage and generally more profitable for all types of equipment applying the display unit. SOLUTION: In this pixel structure used for a display unit using an organic light emitting diode (O-LED) 210, each pixel structure of an array comprises O-LED 210. The structure comprises a circuit part for allowing operation in three basic modes, that is a writing selection mode, a writing non-selection mode and a light emitting mode. Also the structure comprises a circuit part for selecting pixel structure so that data can be written in the pixel structure and a programmed current level indicated by data is added to the O-LED 210, a circuit part for causing non-selection in the pixel structure when data is written in pixel structure of different lines, and a circuit part for giving a programmed current level to the O-LED 20 and light emission in the O-LED 210.



LEGAL STATUS

[Date of request for examination]

04.03.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]
[Date of extinction of right]

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.**** shows the word which can not be translated.

3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] So that it may be the pixel structure for using it for an indicator, it may have a light emitting diode (LED) and a data electrical potential difference can be written in this pixel structure When the pixel structure which it has a means for causing that this pixel structure is chosen, and said data express the programmed current level which should be given to LED, and is in a different line has data written in it, Pixel structure equipped with the means for applying the this programmed current level to LED, in order to have a means for causing that this pixel structure is made un-choosing and to make LED emit light.

[Claim 2] Pixel structure according to claim 1 further equipped with the means for supervising this current that flows during write-in programming at LED, and the feedback means for acquiring the current which adjusts a data electrical potential difference during write-in programming, and is desired.

[Claim 3] Said means for causing that pixel structure is made un-choosing is pixel structure according to claim 1 which intercepts alternatively the current which lets pass and flows to this LED while carrying out write-in programming of other pixel structures.

[Claim 4] Said means for causing that pixel structure is chosen is the pixel structure containing two selection lines and one transistor which are controlled independently according to claim 1.

[Claim 5] Said means for causing that pixel structure is un-chosen is the pixel structure containing two selection lines controlled independently and one transistor according to claim 1.

[Claim 6] Said means for adding is the pixel structure containing a capacitor and a transistor according to claim 1. [Claim 7] It is the array of the pixel structure combined with the digital current source. Each pixel structure They are the 1st and 2nd data lines, the 1st and 2nd selection lines, and the 1st and 2nd transistors. Each transistor The capacitor for storing the potential which has a source electrode, a gate electrode, and a drain electrode, and expresses the programmed current level, Have an organic light emitting diode (O-LED), and the source electrode of this 1st transistor is combined with this 1st data line. The source electrode of this 2nd transistor is combined with this 2nd data line. It is combined with the 1st selection line, the gate electrode of this 1st transistor — this — the gate electrode of this 2nd transistor — this capacitor — going — this — the array of the pixel structure where it is combined with the 2nd selection line and the drain electrode of this 1st transistor, and the drain of this 2nd transistor is combined with this O-LED.

[Claim 8] The array of the pixel structure according to claim 7 further equipped with the means for being combined with these 1st and 2nd data lines, and driving each pixel structure in this array in write-in selection mode, the mode in which write-in it does not choose, and the three modes containing luminescence mode.

[Claim 9] It is the array of the pixel structure combined with the digital current source. Each pixel structure Have the 1st and 2nd data lines, and it has the 1st and 2nd selection lines. It has the 1st and 2nd transistors. Each transistor A source electrode, Have a gate electrode and a drain electrode, have a capacitor, and it has organic light emitting diode (O-LED). The source electrode of this 1st transistor is combined with this 1st data line. The source electrode of this 2nd transistor is combined with this 2nd data line. It is combined with the 1st selection line. the gate electrode of this 1st transistor --- this --- It is combined with the 2nd selection line and the drain electrode of this 1st transistor. the gate electrode of this 2nd transistor — this capacitor — going — this — It is combined with this O-LED and the drain electrode of this 2nd transistor is combined with these 1st and 2nd data lines. It has a means for driving each pixel structure in an array in write-in selection mode, the mode in which write-in it does not choose, and the three modes containing luminescence mode. This write-in selection mode So that the programmed current level may be attained in this pixel structure It causes that this pixel structure is chosen and said programmed current level expresses the brightness which should be displayed on this O-LED and which is desired. This mode in which write-in it does not choose When the pixel structure in a different line has data written in it, It is the array of pixel structure which it causes [array] driving this luminescence mode on the current level by which this O-LED was this programmed, and makes this pixel this emit light by causing that this pixel structure is unchosen.

[Claim 10] So that it may be an approach for driving the pixel structure for using it as an indicator including organic light emitting diode (O-LED) and data can be written in this pixel structure When the pixel structure which it causes that write-in selection of this pixel structure is made, and said data express the programmed current level which should be applied to this O-LED, and is in a different line has data written in it, How to apply the this programmed current level to this O-LED, and cause [causes that this pixel structure is made un-/ write-in / choosing, and] that this O-LED emits light.

[Claim 11] For both the selection line, this pixel structure is an approach according to claim 10 made by the logic high when write-in selection of this pixel structure is made including two selection lines.

[Claim 12] For both the selection line, this pixel structure is an approach according to claim 10 made by the logic low when this pixel structure is un-[write-in] chosen including two selection lines.

[Claim 13] It is the approach according to claim 10 by which other selection lines are made by the logic high while one selection line is made by the logic low, when, as for this pixel structure, this pixel structure emits light including two selection lines.

[Translation done.]

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely. 2.**** shows the word which can not be translated.

3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] Roughly, about pixel structure, in more detail, this invention has the three modes of operation, and this invention relates to the pixel (configure) structure formed using organic light emitting diode (O-LED).

[0002]

[Description of the Prior Art] The technique of an indicator (display) has spread round all the situations of today's everyday life on the dashboard of an automobile, a laptop computer, and a wrist watch from television. At the current time, the cathode-ray tube (CRT) has spread through drop application in 10–40 inch (diagonal line) drop size. However, CRT has many un-arranging including weight, lack of robustness, cost, and very high driver voltage being required.

[0003]

[Problem(s) to be Solved by the Invention] Recently, a passive matrix liquid crystal display (LCD) and an active—matrix liquid crystal display (AMLCD) have come to spread in the drop application of the middle range for those use by the laptop computer. AMLCD is becoming important also for [for smaller pixel size] a big graphic display machine. However, the main disadvantageous profits of AMLCD are requiring the tooth—back (back) light to which the size and weight of an indicator are made to increase substantially. Moreover, since backlighting is continuously applied even for the pixel of an OFF state, it draws the effectiveness which decreased.

[0004] Other approaches are defoamer bull mirror drops (DMD:deformable-mirror display) which set a foundation on a single-crystal-silicon technique. In this approach, the mirror (micro-machined) structure by which micro processing was carried out is doubled with the reflecting mode or the dispersive mode in bearing depending on whether it is written in the cel to which logic "1" or logic "0" corresponds (orient). A DMD drop must operate in the reflecting mode. For this reason, optics comes out [become more complicated and / a transparency (transimissive) drop or an emission (emissive) drop] in a small way or is not efficient. In addition, it is similar with AMLCD, and DMD needs the external light source and, for this reason, they are low larger effectiveness than a self-luminescence drop.

[0005] A field emission display machine (FED) may also be taken into consideration for much application. However, FED has the demand corresponding to it of having the leakage current with low the thing of inconvenient many with which CRT is associated, and the cathode electrical potential difference exceeding especially 100 volts being need and thin film transistor (TFT). FED has the comparatively low luminous efficiency covering the whole for use of the effectiveness in which "low-battery" fluorescent substances decreased in number, and high-voltage control voltage.

[0006] Finally, other types of an indicator and an active-matrix light emitting diode (AMEL) indicator emit light by passing a current through a light emission ingredient. In the case of EL, a light emission (for example, PN junction is formed from inorganic semiconductor materials, such as silicon or gallium arsenide) inorganic material lets an alternating current (AC) pass. A light emission inorganic material is arranged so that a dielectric may exist in the either side of the luminescent material. Since an electrical potential difference comparatively high for the existence of a dielectric produces sufficient light from luminescent material, it is required. A comparatively high electrical potential difference is among 100–200 volts typically.

[0007] Use and other factors of AC electrical potential difference restrict the effectiveness of a general drop. [0008] Moreover, about the stability of an inorganic LED drop, the brightness of a light emission ingredient is saturated with applied voltage, after changing [quick] from OFF to ON. Supposing a drop operates in "turning on enough" on and the mode "turned off enough", all shifts of the transition electrical potential difference accompanying time amount also have only very slight **** on brightness.

[0009] these un-arranging [of various drop techniques] — an alignment — stopping — if — a lower electrical potential difference — needing — more — efficient — and probably, a better type of a general more advantageous drop is desired to all the types of drop application.
[0010]

[Means for Solving the Problem] This invention includes the pixel structure for using it on the display which uses an organic light emitting diode (O-LED). Each pixel structure of a whole array contains organic light emitting diode (O-LED). In addition, the structure is in the write-in selection mode in which the structure is in three fundamental modes, the mode in which write-in it does not choose, and luminescence mode, and contains the circuitry part for

permitting operating. This, therefore its structure so that data can be written in pixel structure The circuitry part for causing that pixel structure is chosen is included. When it has data with which the pixel structure which said data show the programmed current level which should be applied to O-LED, and is in a different line is written in the structure. The circuitry part of the ** sake which applies the programmed current level to OLED including the circuitry part for causing that the pixel structure is made un-choosing, and causes luminescence to O-LED is included.

[0011]

[Embodiment of the Invention] This invention is understood by best from the continuing detailed explanation, when it relates with an accompanying drawing and reads.

[0012] A good alternative is [to the indicator technique described in the column of the technical problem which the Prior art of this application and invention solve, and is made into ** rather than] an active-matrix organic light emitting diode (AMOLED) indicator. In the case of an AMOLED drop, it is used in order that an organic material may form LED rather than an inorganic material. The instantiation which uses an organic material in order to form LED is found out by U.S. Pat. No. 5,142,343 and U.S. Pat. No. 5,408,109, and these both sides are included by referring to here. The typical example of O-LED used with this invention is described by the detail below with reference to drawing 1.

[0013] Directly, about O-LED, a direct current (DC) is passed through an organic diode ingredient, and light is generated. Conduction is the forward direction. increasing with time amount finds out the electrical potential difference needed for a light emission ingredient in order to emit given optical level through an experiment - having saturation with substantial this, therefore transition electrical potential difference to "ON" from "OFF" nothing — time amount — increasing . however, it was found out that given optical level (brightness) was comparatively alike, and is also stable about the current which passes an organic diode ingredient. In addition, since threshold voltage is sensitive to a process (processing), for the process fluctuation in an O-LED manufacture process, the fixed small driver voltage level is not effective, and may be carried out.

[0014] This invention includes the configuration (configuration) of an O-LED pixel programmable (programmable) and independent of either the shift of the transition electrical potential difference of a pixel, or the shift of the threshold voltage in a transistor with a current.

[0015] The technique of this invention includes a separate current source programmable in digital one to each train (column) Rhine of a pixel array. Not only two selection lines S1 and S2 but two data lines D1 and D2 are offered to each pixel of the 1st typical example of this invention. The combination of a data line and a selection line offers the multimode actuation containing write-in selection mode, the mode in which write-in it does not choose, and luminescence mode of a pixel. In order to realize each in the mode, two transistors and one capacitor are formed so that it may act on an O-LED pixel list with a data line and a selection line (operatively) (configure). The detail of the configuration of an O-LED pixel and the mode of operation are described below with reference to a drawing. Although the typical example of this invention is described in relation to O-LED, it is also expected that this invention can be used with other similar drop elements called LED.

[0016] In the case of an AMOLED drop, since light is generated, DC current is passed through a diode ingredient. increasing with time amount finds out the electrical potential difference needed in order to emit given optical level -- having -- saturation with substantial this, therefore transition electrical potential difference to "ON" from "OFF" - nothing - time amount - increasing . however, it was found out that boiled given optical level (brightness) comparatively and it is also stable to the current passed through a light emission ingredient. For this reason, if a desirable pixel is designed, in order to emit given brightness like [in the case of the AMEL drop of a conventional type], a fixed current can be supplied to a light emission ingredient, and a condition can be attached by the specific current rather than a specific electrical potential difference (programmed).

[0017] (Typical example of this invention) Before describing a pixel drive technique in a detail, the structure of O-LED is described. An O-LED ingredient has the important description of this invention in the fact of attaining the logic high (High) value of brightness in low driver voltage. In addition, the property of a current drive of an O-LED ingredient decreases remarkably a demand of the leakage current on an active-matrix drive transistor, and, for this reason, this invention is suitable for the glass substrate of low cost. O-LED adopted by this invention begins to emit light by about 2-10 volts typically.

[0018] Generally, the process for formation of the whole indicator which used O-LED contains ** which accumulates 3 (for color display machines) color shutter which forms some steps and 1 polish recon active-matrix circuitry part (circuitry), and which accumulates an O-LED ingredient on 2 active-matrix array and which carries out assembly of the panel which carried out 4 completion, and is tested.

[0019] As mentioned above, the 1st step in a typical manufacture process is formation of an active-matrix circuitry part. For this invention, a polish recon thin film transistor (TFT) technique is adopted. The desirable circuitry part

which should be formed is described by the detail below with reference to drawing 2 and drawing 4. [0020] In a process, the 2nd step includes deposition of the LED ingredient to an active-matrix array top.

[0021] Drawing 1 shows typical instantiation of suitable O-LED manufacture, in order to use it with this invention. Reference of drawing 1 deposits and carries out pattern formation of a transparence conduction electrode called an indium stannic acid ghost (ITO) to the 1st. Deposition of a hole transportation layer, the doped emission layer, and the tooth-back layer of AIO3 follows this. An array is completed by the deposition of a MgAg up electrode which results in "a stack (stack, laminating)" of O-LED shown in drawing 1.

[0022] For this invention, a chart 1 shows the typical thickness for each class of an O-LED stack.

党表 1

層

厚さ

透明伝導電極

約750オングストローム

輸送層

約800オングストローム

ドープされた放出層

約400オングストローム

背面層

約400オングストローム

上部電極

約2000オングストローム。

[0023] Finally, an indicator is packed and tested. Although not shown, packaging contains the means and covering protective coat for making the reliable connection with mechanical support of a drop, and an external electrical circuit.

[0024] Remarkable effectiveness was proved [O-LED]. Luminous efficiency also has 15 l/w. The value of the brightness of 2000 cd/m2 is the operating voltage below 10 volts, and was attained with the current density of 20 mA/cm2. The order of the higher magnitude of brightness was measured in higher current density.

[0025] Drawing 2 shows the circuit diagram of the 1st typical example of the O-LED pixel structure where this invention was followed. Since it is expected that each pixel structure in the array (for example, 1024x1280) of a given pixel is the same, only one pixel structure is described. The configuration of the pixel shown in drawing 2 is programmable with a current, and independent of either of the shifts of the transition electrical potential difference of O-LED, or the threshold voltage of a transistor.

[0026] As shown in drawing 2, the pixel structure 200 includes O-LED210, two transistors T1 and T2, two Rhine D1 and D2 run in the direction of data, and two Rhine S1 and S2 run in the selection direction. In addition, the pixel structure 200 contains a capacitor C1. By the typical example, each transistor contains the source, the gate and a drain, and a corresponding electrode.

[0027] The source electrode of the 1st transistor T1 is connected to the detail to data electrical-potentialdifference Rhine D1. The source electrode of the 2nd transistor T2 is connected to data current Rhine D2. The gate electrode of the 1st transistor T1 is connected to the 1st selection line S1. The gate electrode of the 2nd transistor T2 is connected to the 2nd selection line S2 via the capacitor C1. The drain electrode of the 1st transistor T1 is not only connected to the storing capacitor (C1), but is connected to the gate electrode of the 2nd transistor T2. [0028] As mentioned above, the combination of a data line and a selection line offers the multimode actuation containing write-in selection mode, the mode in which write-in it does not choose, and luminescence mode of a pixel 200. Each in the mode is described with reference to drawing 2 and drawing 3 below. Drawing 3 shows the timing chart about the mode of the typical actuation used with the O-LED pixel of drawing 2 here.

[0029] If their eyes are turned to write-in selection mode the 1st, in order to write in an intensity level into predetermined current level (I1) and this reason, and a pixel, a transistor T1 flows via the selection line S1. As a result, the electrical potential difference on the 1st data line D1 lets a transistor T1 pass, and is applied to the gate of a transistor T2. If the electrical potential difference applied to the gate of a transistor T2 is increased, a transistor T2 flows and it permits that the internal impedance decreases continuously until it reaches the current level I1 in data current Rhine D2, and the current level I1 is applied to O-LED210.

[0030] In write-in selection mode, a select signal S2 is held at the potential of a logic high.

[0031] The current level I1 which data current Rhine D2 is connected to O-LED210 through the transistor T2, therefore was attained flows through both a transistor T2 and O-LED. A shift will be compensated by the increment or reduction of an electrical potential difference which was accumulated in the both ends of a capacitor C1, and was added to the gate of a transistor T2 if the shift of the threshold voltage of a transistor T2 or the transition electrical potential difference of O-LED210 exists. In this way, even if any shifts in either O-LED or the transistor T2 and both operating characteristics exist, it has only **** inadequate for the brightness of this, therefore a pixel on the current which passes along O-LED.

[0032] The detailed timing for write-in selection mode, the mode in which write-in it does not choose, and luminescence mode is illustrated by drawing 3. If drawing 3 is referred to, the write-in selection mode which is the 3rd period on a timing chart will require that both selection lines should be logic highs. That is, the 1st selection line S1 becomes a logic high, and it flows through a transistor T1, and permits that the 2nd selection line S2 for none other than the line (that particular row) also becomes logic yes (namely, write-in selection mode), and this flows through a transistor T2.

[0033] However, about the mode in which write-in it does not choose, the 2nd selection line S2 for all other lines is made by the logic low (Low) (namely, mode in which write-in it does not choose). In this way, the 2nd selection line S2 is used in order to make all T2 transistors on the line of an array in which data are not written un-flowing. As shown in drawing 2, this is attained by combining the 2nd selection line S2 with an are recording terminal through a capacitor C1. When the selection line S2 is a logic low, to the mode in which write-in it does not choose, are concerned, there is nothing to the potential accumulated in the capacitor C1, the signal of the gate of a transistor T2 becomes a logic low, and it ensures that a current does not pass through a transistor T2 or O-LED210. Therefore, the current detected on data current Rhine D2 is flowing only into selected O-LED, and is not flowing into other pixels in alignment with a train.

[0034] As shown in drawing 3, the 1st selection line S1 is made by the logic low, and the inside of luminescence

mode makes a transistor T1 un-flowing by it. The 2nd selection line S2 is made by coincidence at a logic high. The combination of the logic high potential on the selection line S2 and the potential in which it was stored on the capacitor C1 drives the gate of a transistor T2 on the adjusted level (programmed). With this way, O-LED is that programmed current (programmed) level (that is, it was programmed in write-in selection mode like), or emits light by brightness. Moreover, fixed control of a data line D2 is performed by the inside of luminescence mode so that it may be described with reference to drawing 4 below.

[0035] Since it needs to program the pixel structure 200 on specific current level, it has been developed in order that a peculiar current generating circuit may connect with typical pixel structure (INTAFEISU [interface and]). <u>Drawing 4</u> shows the circuit diagram of the typical current generating circuit 400 where it is suitable to use it with the O-LED pixel structure of <u>drawing 2</u>.

[0036] When drawing 4 is referred to, data lines D1 and D2 are the same data lines as what was shown in drawing 2. The closed constant current loop formation containing the pixel of the selected line can be formed by combining data lines D1 and D2 from the current generating circuit 400 of drawing 4 to the data line of the pixel structure of drawing 2 as shown.

[0037] Transistor T3-T5 are combined with juxtaposition so that drawing 4 may see. Each of a transistor which expresses by putting the programmed digital voltage level together (collectively) receives an input on the gate. However, since the demanded programmable current value is generated, each of a transistor carries out a serial to a weighting **** capacitor appropriately, and is combined, respectively. The output with which the capacitor (C [2] 2 and 0.5C [2 and] 0.25C) was combined is combined not only with the gate of a transistor T6 but with the source of a transistor T8. A transistor T8 is used in order to control the electrical potential difference on data current Rhine D2 in luminescence mode. The current which was adopted in order for connection with T6 to complete a closed loop, then was supplied on data current Rhine D2 is controllable.

[0038] In order to write data in a pixel at a detail, the program digital voltage level G1 - G3 are given to transistor T3–T5, and the inclination (ramp) (R1) of a negative electrical potential difference is connected to the source of transistor T3–T5. the rate of change of an electrical potential difference [as opposed to time amount about an inclination R1] — effective capacity twice (C*xdV/dT) — it is carried out and the peculiar current level combined with D2 is set up. It comments on effective capacity being based on a mass of capacity value (namely, C [2] 2 and 0.5C [2 and] 0.25C) of each capacitor combined via each transistor. Ideally, maintenance of the voltage level on data current Rhine D2 will be carried out soon at touch-down potential. It is because this will be set to the luminescence voltage level on data current Rhine D2. (In luminescence mode, the signal L1 of a logic high combines data current Rhine D2 with touch-down potential through a transistor T8).

[0039] About data electrical-potential-difference Rhine D1, a transistor T6 and a transistor T7 amplify the electrical potential difference which formed the inverter and was offered according to the current source on data current Rhine D2, and this reversed voltage level is connected to data electrical-potential-difference Rhine D1. It is increased by the electrical potential difference on data electrical-potential-difference Rhine D1 through the inclination R2 of a further forward electrical potential difference, and the "bootstrap" effectiveness of a capacitor C3. This circuit reaches the equilibrium condition which O-LED210 drives according to the current specified and programmed by signals G1 and G2 and G3.

[0040] As mentioned above, fixed control of a data line D2 is performed in luminescence mode. In a detail, since it has data current Rhine D2 in touch-down potential in luminescence mode, a transistor T8 flows. In order that a transistor T8 may deal with all the currents that pass along all O-LED connected to the specific data line, it comments on a transistor T8 being a comparatively big transistor.

[0041] According to the example shown in <u>drawing 4</u>, working, the typical current on D2 is 1microampere in a write mode, and it is 1mA in luminescence mode. Moreover, the electrical potential difference in the source of T8 is 1 volt. The typical electrical potential difference on D1 is 8v in a write mode, and is "with no interest (don't care)" at luminescence mode.

[0042] The combination of the pixel structure 200 and the current generating circuit 400 makes it possible to design a high definition O-LED drop with a long life in spite of the instability of either good gray-scale homogeneity, LED or TFT. Since a circuit 400 drives polish recon and an amorphous silicon AMOLED drop, it comments on it being well suitable especially.

[0043] <u>Drawing 5</u> shows the circuit diagram of the 2nd typical example of the O-LED pixel element according to this invention. The pixel structure 500 shown in <u>drawing 5</u> is similar with the structure shown in <u>drawing 2</u>, and includes multimode actuation. However, between the pixel structure 200 and the pixel structure 500, some differences exist so that it may be predicted. For example, the pair of the data line of <u>drawing 2</u> and a selection line was transposed to the single data line and the single selection line in the pixel structure shown in <u>drawing 5</u>.

[0044] When their eyes are turned to drawing 5, the pixel structure 500 includes O-LED510, two transistors T1 and T2, one Rhine D1 run in the direction of data, and one Rhine S1 run in the selection direction. By the typical example, each transistor contains the source, the gate and a drain, and a corresponding electrode. The similar to the pixel structure 200, and the pixel structure 500 contains the capacitor C1 with which the potential which determines the luminescence level of a pixel is stored in level. The source of the 1st transistor T1 is connected to the data line D1. The source electrode of the 2nd transistor T2 is connected to the data line D1. The gate electrode of the 1st transistor T1 is connected to the selection line S1. The gate electrode of the 2nd transistor T2 is connected to the selection line S1 via the capacitor C1. The drain electrode of the 1st transistor T1 is not only connected to the are recording capacitor C1, but is connected to the gate electrode of the 2nd transistor T2.

Furthermore, the switching power line is altogether combined with the gate of a transistor T2, the drain of a transistor T1, and the capacitor C1 through the capacitor C2.

[0045] Like actuation of the pixel structure 200, the combination of a data line and a selection line offers multimode actuation of the pixel 500 containing write-in selection mode, the mode in which write-in it does not choose, and luminescence mode.

[0046] About write-in selection mode, the pixel structure 200 makes a single selection line a logic high with the pixel structure 500 to having required that both selection lines should be made by the logic high. It is similar with such, then making both the selection line within the pixel structure 200 into a logic high, and the terminal of a capacitor C1 combines with a logic high. And if it is made such again, a transistor T1 will flow and the pixel structure 500 will be put on a write mode. At this point, the current desired is impressed on a data line D1 on the occasion of an attempt in order to drive a pixel 510. However, the current from a data line D1 is passed to the gate of a transistor T2 through a transistor T1 until a transistor T2 fully flows. The gate of a transistor T2 reaches sufficient electrical potential difference, and reaches promptly at the equilibrium point which conducts the current desired through a transistor T2. If this point is reached, the pixel structure 500 will be then programmed on the current level desired. It is because the potential with a selection line S1 and capacitor C1 top put together conducts the programmed current, so the gate of a transistor T2 is held to sufficient potential.

[0047] When the selection line S1 is made by the logic low about the mode in which write-in it does not choose, a transistor T1 is made un-flowing, and the same negative deviation as having been generated in the pixel structure 200 arises on C1, and it makes switch-off unconditionally every pixel which is not chosen.

[0048] About luminescence mode, the selection line S1 is made by the logic high, and D1 is made by the logic low. In addition, a switching pulse builds a shunt to a current source, and a data line is combined with the source of action potential. A switching pulse connects the source of action potential to a capacitor C2 at coincidence. The logic high level on the charge accumulated in the join of capacitors C1 and C2 and the selection line S1 makes it make it conduct only the current by which the transistor T2 was programmed through O-LED510. The gate of T2 is returned to the value near the current programmed in write-in selection mode by it.

[0049] According to the example shown in <u>drawing 5</u>, the current on typical D1 in a write mode is 1microampere working, and the inside of luminescence mode is 1mA. Again, the typical electrical potential difference on D1 is 8V in a write mode.

[0050] Although not described by the detail, the additional example of alternative pixel structure expected is shown in <u>drawing 6</u> -9. This contractor that gained this indication will recognize how the actuation and the current generating circuit of <u>drawing 4</u> where the example described in relation to <u>drawing 2</u> and 5 was described give, and each typical example operates with ****. Depending on a specific example, the current generation source 400 may need trifling deformation, in order to measure the facilities of the need for interconnect and timing.

[0051] <u>Drawing 6</u> shows the circuit diagram of the 3rd typical example of the O-LED pixel element according to this invention to a detail. Directly, a data line and a selection line are operated in order to install the potential relevant to the programmed current level on C1. Then, in luminescence mode, the stored potential drives the gate of a transistor T2 on proper level, and it permits that the proper amount of a current passes O-LED610.

[0052] <u>Drawing 7</u> shows the circuit diagram of the 4th typical example of the O-LED pixel element according to this invention. Directly, transistors T1 and T2 and T3 are manufactured using a PMOS technique so that <u>drawing 7</u> may see. Not only a data line but a selection line and a current source are operated in order to set up the potential relevant to the programmed current level on C1. In luminescence mode, the stored electronegative potential drives the gate of a transistor T2 on proper level, and it permits that the proper amount of a current passes to O-LED710. In addition, when this device flows through the pixel structure 700 including the reset mechanism in the format of T3, it causes ****** to which the potential stored on C1 discharges.

[0053] <u>Drawing 8</u> shows the circuit diagram of the 5th typical example of the O-LED pixel structure where this invention was followed. The 5th typical example programs in a similar way. However, this example is suitable only to a smaller drop, excluding [therefore] frame are recording.

[0054] <u>Drawing 9</u> shows the circuit diagram of the 6th typical example of the O-LED pixel structure where this invention was followed. It is similar with the example of <u>drawing 7</u>, and this example adopts a PMOS transistor. Directly, a data line and a selection line operate that the potential relevant to the programmed current level should be set up on C1 by which one electrode is grounded in this example. Then, in luminescence mode, the stored potential drives the gate of a transistor T2 on proper level, and it permits that the proper amount of a current passes O-LED910 from Vdd.

[0055] Also although this invention should be illustrated with reference to a specific example here and it describes it, this invention is not having what should be restricted to the shown detail meant. Rather, various deformation in a detail may be made at the field of the equal object of a claim, and within the limits, without separating from the pneuma of this invention.

[0056]

[Effect of the Invention] As explained to the detail above, by the approach for driving the array of the pixel structure concerning this invention, and pixel structure, and pixel structure, on a lower electrical potential difference, it is more efficient and the better type of a general more advantageous drop can be offered to drop application.

[Translation done.]

(49)公園日 平成10年(1988)12月4日

ڻ	3/20 624B 641D	H01L 35/00 J	医生物液 未解液 除水斑の散18 OL (会 9 A)
F 000		HOH	•
***************************************	4 -		
8	9/s	8/8	3
(B) lnt.Cl.		H011	

(1) HILL 587079016	インスリングの表面。ココージャージー主	(1954) アンストン ツーエメ 15304 アシントン ロード 201	者 ロジャー グリーン スチュワート	アメリガ中を国、 1131 ジャージー	生、 アンンストン、 ケーエヌ 5300	レツンドン ロード 85	者 アルフレッド チャールメ イグジ	アメリカ合衆国、 ニュー ジャージー	生、 プランストン、 ツードダ 5300	ワシントン ロード 801	(74) 代理人 小理士 安全川 労働 (外5名)
(T) HIE			(72) 知识社				お田田田の				72 F.
%医 平10-102738	平成10年(1898) 4月14日	(2) 医多种种种 (2) 医多种种种种 (3) 医多种种种种种种种种种种种种种种种种种种种种种种种种种种种种种种种种种种种种	1997年4月14日	(S.D.) 五米	•						-
(21) 出版新刊	(22) (AMICH	(51) 医死症出腺毒中	(32) 極先日	(23)重先插件测阻							

アクチィブマトリックス有機発光ダイオード(AMOLED)の投示ピクセル機能とそのための アークロード/光光回路 (54) [38] [38]

保護が三の金クインに対して一般的により行為である役 【現的】 より低い心圧を必要とし、より効果的で、 示器を提供する。 57 (EE)

と、プログラムされた低級レベルをOしRDに与え、O とを許分するための回路部分を含み、ゲークがピクセル 別語に担込まれることができ、データが収すプログラム された仏光レベルをひーしのひに加えるように、ピクセ **ル紙追が送択されることを生じさせる回路部分と、 現な** る行のピクセル構造がそれにゲータを非込まれていると **きに、アクセクま型に学苑天寺ごの向すたろの国際部分** こる。 アフムのなガクセグぎばは0一160210から 1. その指述は、3つの基本的モード、弘弘み蔵以モー ド・沙込み非政災モード、及び党光モードで政作するこ (解决手段) 石磁矩光ダイオード (O-LED) 2.1 0 冬代川した、弘永却で仏川するピクセル都強が紀述さ

―L BDに治光を引き起すための回路部分とを含む。

「独来点」」。以示時に右当するためのアクセル表語で (おおお米の範囲)

デーク信仰などクセル構造に沿込まれることができる 8光ダイオード (LED) を加え、

たゆの小説を悩え、心道ゲークはLBDに与えられるペ t シに、 状パクセル液色が温吹されることを引き起こす セプログラムされた仁淑アベルを送し、

以なる行にあるピクセル構造がそれに消光まれたゲーク となっているとの、女ピクセル供送が砂路駅に合わるこ とを引き起こすための平段を指え、

ヘルをしたりに加えるための手数を備える、ピクセル機 LEDを選光させるために、女プログラムされた低波レ

(は水瓜2) は込みプログラミング中に1m0に抜わ

る石法を仰るためのフィードバック中政と、を、近に他 供込みプログラミング中にデータ電圧を加加し、狙まれ L SSI 米四 1 に記録のピクセル構造 る状態液を監視するための手数と、

「沿水切3) ピクセル構造が中選及にされることを引 きばにすための説記手数は、他のピクセル訳記を討込み ゲログラミングしている間、近しEDに適して彼れる机 演を延安性に選擇する、過水気1に信仰のアクセル連 【数字数4】 ピクセル構造が競択されることを引き起 こすための似記手数は、独立して制御される3米のセレ クトラインとこつのトランジスタとを合む、延歩死こに 記載のピクセル保証。 「おおびち」 アクセルを関かりを放びられることを引き 見こすための信託手段は、3本の組立して制御される七 レクトラインとこつのトランジスタとを合む、延沢近こ い的はのアクセグを記

【湖水以6】 加えるための前記手数は、キャパシケと トランジスクとや合む、延米点15記載のピクセル線 【治水瓜7】 ゲジタル和近隣に結合されたピクセル特 造のアレイであって、 各ピクセル接近は、

部1及び約2のセアクトラインと、 位1及び23のゲーグシインで、

お1及び第2のトランジスクであって、 各トランジスク **다、ソース朽高、ケート台湾、及びドフレン6)送や台** プログラムされた低級アベルを没す危俗を格合するため 打破免光ダイオード(O―LED)と、を値え、 のキャバシクと、

インに結合わせ、気持2のトセンジスタのソース色達は 状況2のトランジスクのゲートに流に従中トバックを結 **表記1のトセンジスクのソース色流は技能1のゲータシ** 域部2のデータラインに配合され、 域部1のトランジス タのゲート的語は表色」のセアクトラインに結合され、

5ドフィン名法とご結合され、 女送26トシンジスクの アフィン公式の一二日口に他の合れている。アクセラボ こした状態。のカフクトシインと状態」のトシンググ

30774

ド、点込みが徴伏モード、及び始光年一ドを合む3つの モードで駆倒するための小数を、近に個人も記り切りに 当的 I 及びE 2のゲークシインに続わる こ、気アフムなのなガシカケまぎの、おもらば女中一 の流のガケカラ湾辺のアフィ (House 8)

(おおりゅ) デンタルの近隣に結合されたどクセル語 ならアフィかもって、などクセルを対け、 お1及び行2のセンクトラインを信人、 201分2年2のゲーケッインを増入、

第1及び第2のトランジスクを備え、各トランジスクは ソースに海、ケートに海、スワドフインに減やだつ。 キャパシクを悩え、

のドフィン右落とに結合され、現在3のトサンジスタの 状語2のトランジスクのゲート右側は状中ャパシクを抵 (珍一のトランジスクシン―ス名)海は状態」のゲータシ インに社合され、「本の2のトランジスタのソース名詞は 大谷 2のゲークラインに私合され、女郎 1のトランジス こした独称3のセンクトウインと技符1のトランジスタ アのゲートに施けば終しのカアグトサインには合むだ。 に変化光ダイギード(ローしにひ)を造え、 ドフィン名法は従の一し、兄ひに作合われ、

なむこれも没フベルト既然されることを込む処し、女ガ 女アクセン諸語が始改されないとも引き切り、 包括プロ グラムなたたに対してかは後の一しBDLに必必らせる 人の発生される質問を送し、状態は少年経失化しては、実 引き起して、政党光モードは被の一し80が独プログラ 状態 1 及び狂 2 のゲーク 9 インに結合され、は込み過失 七一片、诗心为非道坎韦一片,及び绝光七一片电信也3 しらホードやアフィスのなパケカテ建御を見望するため の小数を悩え、状質込み選択モードは、プログラムされ なる行にあるアクセン語語を不れて記込まれたゲークを なっているとも、女アクセル他近の生活状されることを 行れ渡し人子が気がクセンを加入した場合されたように、

(温冷点) 1 / 国免光ダイキード (O-LED) を 含み、投示型として他们するためのピクセル構造を制象 クセトを状態的ななる。アクセルは近のアフィ。 するためのが位であって、

質のゲーダは後0~1.60に甘えられるペセプログラム まじかもア製物が記込や狛吠かれないとも凹を図らり、 ゲークを拭だクセル協語に認込むことができるように、

なな合作にあるピクセル協語がそれに识込まれたゲーク を行っているとも、女ピクセル研究が引込み呼吸及に含 さされた。近人とかも対していて、 いることを引き届こし、 **ボプログラムかわなも近に大子を従り―1.6.0に包え、** KO-LEDが免光することを引き起す、力仏。

松岡平10-319908

(別の点:1) 女どクセルを回は2本のセンクトラインを合う、 Mモンクトラインはボアクセルを認めている。 対決されるとを発展していなまれる。 はみの10元以表 対決されるとを発展していなされる。 はみの10元以表

「おみな」3) ボアケセル球型に24のセンケトラインをなり、現センケトラインはボアクモルル連絡が設場が が設決されるとを建設ロウになされる。 法外点 1 ロ下部 扱の力化。 (選条点13) 減化クセル量的に3米のセンクトラインを合う、減化クセル連絡が発光されるとき一方のセンクトラインは14種目のになされる一方で、物のセンクトラインは2種に入れてなれる。 選条点 10に選集のカーインは2種に入れてなれる。 選条点 10に選集のカー

(Revious Harren)

(000)

「発明の域する技術が到)本意のに支援的にはピクセル 最近に関し、より打しくは、本発別は、単仲の3つのモ ードを打し、打御発光ダイキード(O-1.ED)を削い て設付られた(cooligue)ピクセル構造に関する。 【0002】

(従来の技術) 並示型 (display) の技術は、テレビションから白鉛組のダッシュボード、ラップトップコンピュータ、節号計単で、今日の日常生活のすべての状況に行き越っている。現在の19点で、西端庭院(CRT)が10~40インチ(は/角線)並示型サイズにおいて従来。四アブリケーションに作及している。しかしながら、CRTは、肌品、がかじょうきの不足、コスト、及び非常にない環境側間の心を変であることを含む多くの不ら合き

[0003]

【独切が解決しようとする認知】母近、パッシブマトリックス後出込示器(LCI)及びアクティブマトリックス後出込示器(AMLCD)が、ラップトップコンピュークでのそれらの他们のために、中に大きな様様送到リケーションにおいて性女するようになってきた。より小さなどウエルサイズのために、そして大きな様様送現場のためにも、AMLCDは近畿になりつつある。しかしながら、AMLCDの支な不利益は、必示型のサイズおよび原係を質問がの可なな行信(バック)ライトを登場することである。また、それは、オフ4類のピクセルのためえる特面説明が延載的に当てられるので、減少した効果を得く。

【0004】 編のアプローチは、単純品シリコン技術に 基礎をむくデフォーマブル・3ラー投資型(DMI): do formble-airor display である。このアプローチで は、数据MITされた (aicm-archined 3ラー提送は、 Aug 「1」 Xは為理 「0」が対応する七小には以まれて いるかに紹介して、区外的モード又は分間以モードにが 位が合うせられる(orlea)。 DMID送ぶ型は区別的モードでが をか合うせられる(orlea)。 DMID送ぶ型は区別的モードでが

以面になり、改造(trasimistive)以示型又は技術(6 missive)以不過ほどにかんまりでなく又は公事的でな い。加えて、AMLCDと質能して、DMDは外接光線 令が放とし、このでか、それらは自己的形式が設定した きく、そした高い発音をある。

(0005)フィールドエミッション投示器 (PED) もまた多くのアプリケーションのために等場されるから 知れない、しかしながら、PEDは、CRTで出場され る不協合の多くのもの、特に100ボルトを結えるカソ ード内庁が必要なことと、そして希腊トランジスタ(T PT)が低い風れば渡を打ちるというそれに対応する望 決と、を行する。PEDは、「概由EI 並光体の減少さ れた途神及び政内に対解のEIIのために、会体にわ たる比較的低い過光体を指する。

(0008) 込役に、投示器の他のタイプ、アクティブマトリックス発光ダイオード(AMEL)投示器は、発化11以件を通じて位成を通過させることによって光を発する。 BLの場合には、交後(AC)が(例えば、PN倍からがよりコンズはガリウム役代むといった無額中将体があらら後される。 光的川底線以解に通される。 光数川底線以解に通される。 光数川底線以解に通される。 光数 可以のいずれかの規に存行するように配置される。 装御 保存のながでい 比較的 対い知ばから十分な光を止じさせるために 数米される。 比めばない 関係の 100~800 ロボルトの間にある。

[0007] 人名伯尼的世界北上达仙の男子が、全般的 2边示型の幼年を利取する。

(0008)また、資価上区の投票的の投票技に関して、光虹川が井の原度は、オフからオンへのすばやい選移の後、印加川にで独和する。近年型が「十分オン」及び「十分オン」モードで製作されるとすると、12両に作う適倍の前のあるゆるシフトも、月成に川にごくらすすかを実際をから。

[0009] 指々な投水型は振りにれらの木部合を心め始めると、より低・低に毛を受とし、より燃料がて、そして投水型アプリケーションのすべてのタイプに対して一般的により付着である投水型のより及びなタイプが密集れるだろう。

[0010]

【四四を解決するための年数】本発明は、信仰記光ダイキード(〇―LED)を担切するティスプレイで担切するためのピクセル構造を含む。全体アレイの名ピクセル保証は、イ理を光ダイオード(〇―LED)を含む。如えて、その協証は、その報道は、その報道は、テークをピクセル関係を含む。これ後に、その報道は、データをピクセル関係によって、別れることを指摘するための国際組織がからない。これ後に、その報道は、データをピクセル関節には、との上の正のになってものとのに、そことを引き起こすための国際機構解が存む。 ログデークは〇―LEDに加えられるへをプログラムされた何

近レベルを示し、異なる行にあるピクセル場前がその場 却に非を込まれるデータを打しているとき、そのピクセ ル機節が保護択にされることを引き紹子ための国際構成 低分を含み、プログラムされた机能レベルをひ上 B Dに 加入の一1、B Dに発光を引き合するための国際構成部分

[0011]

【発明の少編の影響】本発明は、現内関値と同語づけて 数人だときに、引き続く作曲な契明から囚兵に選解され [0012]本川原の従来の技術および初別が様によ とする認知の様で記述された投資型技術に対するより食 所な代替物は、アクティブマトリックスが機能光ダイオ 一ド(AMOLED)並が望するも、AMOLED基本 第の場合には、無機が育まりをむしろが提供育がLED を形ようなのに切用される。LEDを形成するために が成分符を切切する例がは、米に対すが高いは、米が分 び米に対する。400万に出い出され、これら東ガは ここで製研することによって紹合される。米取引と北に 他にされるの一にEDの原始な具体例は、図1を参加 して以下に評価に記述される。

(0013) 確別には、O-LEDに関しては、直接低度(DC)が代数ダイオードが特を図して通過されたを発生する。 は来ためにてある。 は来を回して、所与の治ケベルを発するために光板には特にとってを受されるのに、「が可とれて、「かり」への過程のには、「はつ」から「オン」への過程のには、「かりなべら、「は少く」への過程のは、「なりなどのは、「ない」などは、「ない」などはしていることもまたは、同様のた、「カス・スケッの平性に対して、ものなど、といることのは、「はないもあるので、固定されたの可能なもので、「はないならので、「はないならのでは、「ない、ない、」のない、イダでなくされる可能性もある。

[0014] 本発明は、祖後でプログラム可能であり (programable)、 『コピクセルの遺移地圧のシフトま たはトランジスクにおけるストッショルド税圧のシフト のいずれかに着立である。O―LEDピクセルの構成 (configuration) を含む。

(00151 本発明のは新は、ピクセルアレイの格別 (colma) ラインに対して、デジタルがにプログラム可能な別回の出処器を含む、本発明の第1の角面的な以降 例の名ピクセルに対して、2本のセンクトライン31 及び32世行なく2本のデータラインロ1及び32世代なく2本のデータラインとの組合がは、は、ほよみ違いモード、近43年代をプレクレンスルチモードを含む、ピクセルのマルチモードを含む、2つのトランスタと1つのキャパンが、〇-1、EDピクエルはにデータラインはびセレクトラインとともに作出するように

(geratively) 部件られる (contigue) ・ OーLED ピタセルの場場の打御と参りのモードとが、 Bidを参照 して以下に込込まれる。 本別町の表別が文は体制は、 O ーLEDに収扱して対点されているけれども、 本別リ は、 LEDといった他の部位の支売的数据とともに判明 することができることを判慮される。 (0016) AMOL BD 以来即の場合には、DCの信頼 大きを発生するためにダイオードが有き返して迅速される。 第リの光レベルを含するために必要とおれる印度に、 14万 から 「オフ」から 「イン」への選移項には、 14月の次とない (オフ」から 「オン」への選移項には、 14月の次を指して、 14月の次にがは、 14月の次にがは、 14月の大い (14月の大い (14

[0017] (本定明の機能的なは体験) とうたい組織 は新を評価に対応する時に、O-LEDの制造の程法を れる。米労利の間質な特別は、O-LEDU料が低い場 発出圧において関連の基化 / Gidb 好を活まする いうが比にある。加えて、O-LEDUHの出版理像の 性別は、アクティブマトリックス組織トランジスク上の 値れ間体の型をそれく似かさせ、このため、本別的は 係コストのガラス場似に指揮である。本部別で採出され たO-LEDIL 最低的には終って、10 ポルトで完全を 1. Mから。

[0018] 鬼して、O-LBDを供加した炎が潜会体の形式のためのプロセスはいくしかのステップ、

1)ポリンリコンアクティブマトリックス回路最近路分 (clrcality) も形成する,

2) アクティブマトリックスアレイにOーL ED材料を MATる。

3)(カサー投げ路川の) カサーツャッターを見込す

(0019)上近したように、東京的な製造プロセスに おける第1のステップは、アクティブマトリックス回動 最成態分の形成である。本窓町のために、ポリシリコン 砂配トランジスク(TFT)は落め起回される。形成を れるべき留ましい回路が成場は、図出及の日本参加 して以下に搭載に起送される。

| 10030| プロセスにおいて聞るのステップは、アクティブマトリックスアレイ:L-のLED4時の開発を含

[0022] 本知明のために、一気役1はO-LEDス なと、色1に、インジケム経験合体(I TO)といった これに、ホールを送送、ドープされた政治院、及び入り れるO―LEDの「スタック (stock, 紀路) 」に紹介 過リ近洋心道が、単位され、またパケーン形成される。 〇.の非弦弦の最近が引きなく、 アフイは、 互」に 冷か するMRAB上部的様の堆積で完成される。

約2000オングストローム。 あり 60 オングストローム 的800オングストローム ドープされた女白屋 わ400オングストローム わる00オングストローム フックの各層のための食気的な以かを示す。 量

つのピクセル制造だけが紀述される。 凶立に示されたピ クセルの形成は、色流でプログラム可信であり、そして C)—L. E Dの凶体心圧Xはトサンジスクのストッショル アストされる。示されてはかないけれども、バッケージ [0024] C-LEDは、おしい位子を公寓した。 名 **ドラ辺の知1の食気的な以体的の辺密数を示す。所与の** ピクセルのアレイ (例えば1024×1280) におけ ななアクセン最近は第一であなと予度をれるのた、ひと [0023] 最後に、投尿器はパッケージされ、そして ングは、没示器の機械的支型、外部的公回的への合材で 気の位が、10ポルトより下の政府判所で見つ20mA 大公本は、151/wもある。2000cd/miの部 /cmlon低低低低性に対応された。より高い呼吸の大き さのオーダが、より移い他は常度において概定された。 きる接続を作るための手段、及び被倒及適関を含む。 FGEのシフトのいず1かと単立である。

たいる。おこのヤシンジスタドこのドアイン名落は、花 一ト右流は、 谷1のセアクトゥイン 31 人は残されてい る。お2のトランジスクT2のゲート的独は、中ナバシ 夕こ1 年低にして約2のセアクトライン32 人格税され 年キャパシタ(CI)へ伝統されたいるがけでなく何2 [0026] 区当に示されるように、ピクセル権過20 01t. 0-1.80210t. 25019222711& と、セレクトが呼に込る2つのラインS1及びS2とを 含む、加えて、ピクセル構造200は、キャパシクに1 ス色液は、ゲーク色にラインロ1へ接続されている。質 3のトランジスクT2のソース危険は、ゲータ位送ライ ンD2へ放送されている。 低1のトランジスクエ1のゲ びて2と、デークが向に決る2つのラインD1及びD2 を合む。凡们的な」「体例では、各トランジスクは、ソー 【0037】詳細には、 送1のトランジスクト1のソー のトランジスタT2のゲート也被へも接続されている。 ス、ゲート、及びドレインと、以わする危害とも合む。

トラインの肌合わせは、近辺み道沢モード、彼込み非道 ルチモード動作を提供する。そのモードのちゃは、以下 位2の0一に8Dピクセルともに初時される免債的な 以モード、及び光光モードを合む、ピクセル200のマ に<u>悩ま及び付き</u>を参照して記述される。ここで<u>付ま</u>は、 製作のモードに向するクイミング図を示す。

庇済ら后張フスタ(ニニ)、 やつトいた政、 カケカダ 人ははアベチ、未近込むために、アサンジスタエーは七 **作出した、トシンジスタド3のゲートに召べらせる。ト** ランジスタT2のゲードに加入られた低低が増加される た、トランジスクト2が年回し、ホリアホの公ぼインガ ーゲンスは、ゲーケ島波サインロ2においた角波アベル ここに出当からまた、集団をに送りつた、白浪アスケー 答1のデータサインロ1上の内にが、トランジスクエ1 (0030) お込み組役ホード中には、セレクトにわる アクトシイン81を左右して珠浴のため、枕状とした、 [0089] 知1に3込み選択モードに目を仰けると、 1が0-1.ED210に加えられることを許必する。 2が世界ハイの相位に依認される。

〇一LEDの尚がを通って従れる。トランジスタエ2の は双方の動作引作におけるいかなるシフトも、存住した としても、O—L EDを遊る右流に、これ枚にピクセル シフトが存在するならば、シフトはキャバシクC1の円 た仏匠の相加又は私少によって柏西される。このやりガ で、0—1.足ひ拾しくはトランジスクT2のいずれか又 (0031) ゲータ信混サインじ2は、 トシンジスター て、追求された危険アベルー1 はトランジスタイ2及び スレッショルド位近又は〇一LED210の選移位氏の 強い的数されにフトランジスタト2のゲートに加えられ 3を巡して0一LED210に放放されており、従っ の尿反に、不十少な影響しかもたない。

当した好2のセフクトライン32を被指揮子に結合する。 へての エットシンソクをが存送にするために依旧され る。 142に示されるように、これは、キャパンタに1を ド) になされる。このやひかで、斑2のセンクトライン S2は、ゲークが形込まれていない、アレイの行上のす **示されている。<u>図3</u>を学**団すると、タイミング放上の3 **春日の期間である世込る選択モードは、減分のセレクト** 9インが毎日ハイであることを型訳する。すなわち、何 T 1を将送して、そしてほかならねその行(that parti た、被囚ハイ(すなかもが込み消失モード)になり、こ には、 かくたの句の行られるのは20もフグトセイン3 なび記光モードのためのは初なタイミングが、 回当に数 一のセプクトゥインの一が登勘へ人になり下ゥンジスタ 【0033】しかしながら、お込み非徴収モードに関し (0032) 你达为磁伏七一片、铁达为非磁伏七一片。 cular ros)のための知るのセレクトラインショもま 2が、独型ロウ Com)(すなわちが込みが選択モー れがトランジスクT2を将迫することを許咎する。

るのが行道な角形がな机能効止回路400の凹路関を示 た、発光モード中は、以下に四人を参加して記述される 【0036】 ガクセナ空谷200江45分の島浪ア人デか プログラムされることを必及とするので、 熱粋な伯说的 生国語が映画的なピクセル研究とつなぎ合わせる(late このやかがで、 O—LEDはそのプログラムされた(如 ドにブログラムされたように)又は呼吹で始光する。ま 女子は、女子の0一しのひどクセル特徴とともに代いす **ひであるとき、辺込み非道沢モードに対しては、キャバ** ングの1に治治された色質に振わりなく、トランジスグ T2のゲートの信号は各項ロウになり、危波がトランジ スクT2 Xは〇一LED210を送して過過しないこと を確定にする。従って、ゲーク和波ラインD2上に数法 されている処据は、説訳された〇一LEDだけに扱入し 答:のセンクトライン31が物配ロクになされ、それに たったトランジスタエーを学择過にする。回25に、約2 のセアクトゥイン32が、毎四ハイになされる。セアク トサイン82 元の知暇へ入私役で本トパックに1上の故 hされた低位との組合わせが、トランジスクT2のゲー pground) 右流アヘンド(すなむち、は込み延択ホード 下や木の単版のれた(programed)アベルに配合する。 ように、ゲークサインロ2の一定の登録が以行される。 でいて、此に思った他のガクカルには何入していない。 flote、インタフェイスずる)ために国治されてきた。 [0034] 内北に沿むれるように、角光ホード中は、

[0036] 四4を初回すると、ゲークラインD1及び る。 泳されているように、 図上の低級性組織を400か 5.区3.のアクセグ表出のゲータサインへゲータサインに 1及びひ2を紹合することによって、送収された行のど クセルを合り扱じた公司法が一プが形成されることがで D3は、近2に浮きれたものと第一のゲータラインであ

インロ2上の個形を傾倒するために依旧される。 T6人 アデークの減ラインD 2 上に見拾された和波を保護でき な。トランジスタT8は、鬼光モード中にデータの扱う の破骸が閉パープを光気させるために拾出され、ホシー [0037] <u>図4</u>に及られるように、トランジスタT3 ~T 5 が他利に配合されている。 プログラムされたデジ タル低圧レベルをひとまとめにして (collectively) 投 る。しかしながら、トランジスタの各々は、数包された プログラム可能な危後的を落生するために適切に重みづ 2)の瓜み合わされた川力は、トランジスクTBのゲー すトランジスクの各々は、そのゲート上に入力を受け けられたキャパシタと仏列してそれぞれ結合されてい 3. #+M59 (C2. 0. 5C2. AUG. 25C トだけでなくトランジスタT8のソースにも結合され

[0038] お細には、ピクセルにデークを得込むため に、プログラム・デジタル信託アベルの1~03ボトリ

ことによって過渡される。セレクトライン32が過程ロ

[0028] 上出したように、データライン及びセレク

(ramp) (R.1)がトランジスタエ3~エ5のソースに は込むれる。私料R1に同してい何に対する心圧の変化 の込まは、3/金を配信(C'×dV/dT) されて、D ンジスタエ3~T5に4名られ、そして位別信の仮路

これでデークに対サインロ3十の名光色にアスタになる であろうからである。 (気光モードでは、毎男/人の伝 2に給合された数料の可流ケベルを取れずる。 化熔色形 人がは、技術的なに従く無いなれないもろう。などなら なこっか、 トランジスクト 8 中巡してゲーク的後9 イン は、それぞれのトランジスクを抵加して組合された各中 6 C3、及び0、25 C2)に出づいていることが住却 される。現場的には、ゲータ位成9インいる この私にア ▼バシクのひとまとまりの名IM (すなわちC2.0. D2を投始信仰に紹介する)。

されプログラムされた山坂によっての一LED210が [0038] ゲーク包括ラインD1に関しては、トラン ジスタTもむよびトランジスタT7は、インバータも移 **作的圧やを払した。またいの反応なれたも用フステはか** ーク低圧サインDIに協議される。ゲーク低圧9インD | 上の心には、すらに、正の心にの何料R3と中+パシ る。この国路は、公りの1、の2及びの3によって規定 成しゲーク伝送ラインD 3 上の危法部によって役代され クC3の「ゲートストシップ」独型を辿した配置され 問題かれる子変化を行びする。

スタT BLは特定のデータラインに体配されたO-L BD こくたもに、 トランシスクト 8は花道はれる。 トランジ 9イン03の一光の知識が気行される。 非強には、 名光 **ひすべても回る公司状を及扱っために、 トランジスクト** 【0040】上近したように、角光モードドに、ゲーク モードーに、ゲーク危険ラインD2を技地的位にもって 8が比較的大きなトランジスクであることがLEAされ (0041) 四4亿杂台和次例によれば、動作中に、诗 T8のソースにむけるWelt、1ポルトである。D1上 にわける角型的な側目は、非込みモード中には8vであ もみモード中に D 3 上の 典型的な出演は、 1マイクロア ンペアであり、沿光モード中には1mAである。また、 D. 発光モードには「PRCなし(don't care)」であ

との知合わせは、以近なグレースケール均一位としBD 又はTFTのいずれかの不安定化にもかかいらず及い沙 スシリコンAMOLED投示器を配配するためにはに良 [0042] ピクセルほ泣200と位従紀公司路400 **企とを持つ結婚後○─L BD投示器を設計することを可** 角にする。 回路400は、 ポリシリコン及びアモルファ く通していることが生記される。

口気して、マルチモード製作を含んでいる。 しかしなが [0043] 因近は、本倉町に従った0-1.80ピクセ ル翌季の前2の角型的な北端側の病院関を示す。四5に 呼られたピクセル接近500は、四2に沿された東道と

5、予報されるように、ピクセル機能200とピクセル 関語500との際にはいくつかの制造点が存在する。 名 れば、因之のデークライン表びセンクトラインがは、 国人に定されたピクセル機能においては一のデータライン表びは一つケークラインに関係人のおいては一のデーター

にている。 おしのトランジスタT1のゲートは指は、セ F1のドアイン台連は、 推定中セパックの1に破壊され るだけでなく 節2のトランジスクエ2のゲート 色後にも が、トランジスタT2のゲート、トランジスタT1のド トガ省に祀る1本のライン31とを合む。 見知なり体 アクトシイン31元技式されている。 終2のトランジス クトライン31に位成されている。 位1のトランジスク アイン、及びキャパシクC1に、すんてキャパシタC2 [0044] 図5に日を向けると、ピクセル保込500 11 0-1.805102. 2201929X9T1RU /七、対応する包装とも合む。 回えて、 そしてピクセル 製造200に包包して、パクセル製造600は、 ガクセ アの弟光アステを決治する西京やアステが治社される中 ナバシタこ 1を合む。 あ1のトランジスクエ1のソース は、ゲークラインD1に依載されている。 仰2のトラン シスタT2のソース信頼は、ゲークラインD1に放投さ クト2のゲート危害は、 キャバックの 1 免給合う トセフ F 2 七、ゲータが包に売る1 本のケインロ1 む・ セアク 真では、ちトサンジスタはソース、ゲート、及びドレイ は続きれている。さらに、スイッチングパワーライン を辿して結合されている。

【0045】ピクセル最近20の動作のように、データライン及びセレクトラインの組合いせが、近辺み選択モード、及び党先モードを含むピクセル5 00のマルチモード動作を協議する。

【0048】 お込み選択キードに関しては、ピクセル線 約200は対分のセンクトラインが範囲ハイに存むれる ことを受染したのに対して、ピクセル線図500では、 将一のセンクトラインを雑型ハイにする。そのようする た、ピクセル線図200円の対セレクトラインを雑題ハイにするのとのは、 イにするのと回覧して、キャパシクC1の指字が出版の イに移合する。そして、また、そのようにすると、トランスクエ1の特別し、ピクセル線図500を認過し、

一下に四く、この以で、領史れる仏域が、ピクセル51

口される。しかしながら、トランジスクエ2が十分に導

0を取扱しようとなみに取し、ゲークラインロ1上に印

当するまで、データラインロ1からの配信は、トランジスクエ1を送ってトランジスクエ2のゲートへが選載する、トランジスクエ2のゲートが十分な出近に送し、トランジスクエ2を介して仮まれる配送を送する場合に対してのよれる過去る。この点に受出すると、そのとを、ピクセルが送500は、似まれる配送レベルでプログラムされる。なばなら、セレクトライン31にとキャパシクこれな。なばなら、セレクトライン31にとキャパシクこ

I 上との組み合わされた似なが、プログラムされた収貨 を伝導するために「分な低化にトランジスタT3のゲー

するからである。

[0041] お込みが選択モードに囚じては、センケトライン31が強囚りでななれるとの、トランジスタイ1は非形式にされ、ピクセル決議300に立むにて生じたのと囚じなの信仰が11に生じて、どの選択されていないパクセルをも属を作じメーッチャンにする。

[0048] 知光十一ドに関しては、セレクトライン3 1が協関ハイになされ、またり1が協国のりになされる。却えて、スイッテングルルスが西部部に分類をつく り、デークラインを配作は2012代をさせる。四分に、スイッチングバルスは、銀作電話数をキャバング 2 に 2 イッチングバルスは、銀作電話数をキャバング 2 に 2 株 イングング 1 との数色ハイングは、 前点は2 たとレクトライン3 1 との数色ハイングは、 トランジスタ 2 がプログラムされた電流が1 を O L E D S 10を遡して記述する。 E D S 10を遡して記述するようにさせる。 T 2 のケートは、それによって、認定の選択モードにプログラム されたばかに成ればられる。

[0049] 内点元がされた例によれば、動作いた、時 込みモード中の角面がなり、上の直接は1マイクロアン ベアであり、効光モード中は1mハである。形式、D1 上の角面がな形には、保込みモード中では8 Vである。 [0050] が細には至込されていないけれども、代書 がなどクセル部の別面がな子類される知識がは「M2 とびるに同盟して述べられた知識的の記録された動作 は4の元素が上面がよったよりにあるがは「M2 及びるに同国して述べられた知識例の記憶された動作と 例如なは4年例が発光回路とかは記載するだろう。特定の の数がなり体でが発光回路とかに記載するだろう。特定の が影響に使けして、电流器を置するだろう。特定の が表別に使けして、电流器を置するだろう。特定の がまずにして、电流器を置するだろう。特定の がまずにして、電流器を置するだろう。特定の

【0051】が個には、1位6は、本発別に従ったローL EDピクセル資素の約3の角度的なお整体の回路数を示す。 場的には、データライン及びセレクトラインは、ゾ ログラムされた値段レベルに同路した地位を C1上に数 配するために簡併される。その後、発光モード中には、 格納された他はがドランジスクT2のゲートを適形なレ ベルに原題し、地域の適正のがOーLED610を巡路 (0053) <u>世工は、本発明に従ったの</u>ーLEDビウセ が契率の加くの角性的なが結婚の担路競争等す。確的に は、<u>位工</u>に見られるように、トランジスクT1、T2数 びT3はPMOS技術を他加して製造される。テークラ インだけでなく、センクトラインはよび的機関も、プロ グラムされた成成レベルに関連した配接をC1上に設定 するために提供される。発光モード中には、格納された 約の低度が、トランジスクT3のゲートを適応なレベル に駆動し、成後の適圧はかO―LED7 10に通過する ことを許好する。加えて、ピクセル視過700は、T3 の形式でのリセット機構を含み、この機構は、現場され たときに、C1上に格料された他はが放低することを

引会起こす。

[0055] 米没切は分支のは範囲を参照してここでは 守され気送されたけれども、米欠明は次された。非確に 残されるべきことを登せれていない。 むしろ、米部別 の前等から離れることなく、そしては米足の必等物の質 ははよび範囲列において評価には端々な変形がなれる 可能性がある。 「お明の効果」以上計算に対明したように、本泊町に乗 15とケセル構造、ピクセル構造のアレイ、ピクセル構 含を配填するための力はでは、より低い側にで、より始 样的であり、そして必定型アプリケーションに対して一 位的により行利である必定型のより点符をイプを提出 かると、

【四百の周印な忠引】 【四1】四二二、公司统光ダイオード材料を含み、本名

글



明で他们するのに折ねな、近水型の製造(febricatio a)の英国的な伊永の特点関係第している。

(19.2) 内立は、本分明に従った〇ーにひじかセル語でのだっの点形ないは今の回路型を来している。 (四次) 四江は、内立の〇ーにひじかセルとともに検 旧される長別なながた一ドのケイスング目を示してい 【資金】 図土は、「位立のC)」にひじかせかたともに掲れるのに折断なデータスキャナ(又は近近路)の回路 聞を示している。 [短五] 四五は、本発明に従ったの―1.8Dピクセル研究の記さの内配的なは体例の知識を示している。 [四点] 四点は、本発明に従ったの―1.8Dピクセル研究の記さの内配的なは体例の回路関を示している。 [四<u>2</u>] 四<u>2</u>は、本発明に従ったの―1.8Dピクセル研

20の174の角型的な11体的の国際関を示している。 [性法] [世代は、本作がに従った〇一. 足 D ピクセル側 20の176の角性的な14体例の国際関を示している。 [性性] [世代] 本分別に従った〇一LEDピクセル側 20の176の角質的な14体例の国際国を示している。

E E

